数字电路与逻辑设计(华中科技大学) 中国大学mooc慕课答案2024版 m261894

第一章 基本知识 第一章 单元测验

1、 进行加、减运算时，需要对运算结果最低位进行调整的编码为(    )

答案: 反码

2、 带符号二进制数–00101的补码为（ ）

答案: 111011

3、 余3码10010101.10101000对应的二进制数为 (    )

答案: 111110.11

4、 将十进制数75.25转换成十六进制数为（   ）

答案: 4B.4

5、 将二进制数10111.01转换为等值的十进制数是（）。

答案: 23.25

6、 将十进制数17.625转换为等值的十六进制数是（）

答案: 11.A

7、 将余3码01000101.1001转换成2421码是（  ）。

答案: 00010010.1100

8、 二进制数1100110用格雷码表示是（）。

答案: 1010101

9、 格雷码中任意两个相邻数的代码只有一位二进制数不同。

答案: 正确

10、 一个二进制正整数B=能够被整除的条件是=0。

答案: 错误

第二章 逻辑代数基础 第二章 单元测验

1、

答案:

2、 逻辑函数F(A,B,C) = (A+B)(B+C)(A+C)的最简与或表达式是(    )。

答案: AB+AC+BC

3、 将逻辑函数表示成“最小项之和”的简写形式是（   ）。

答案:

4、 用卡诺图化简法求逻辑函数的最简与或表达式和最简或与表达式分别为（）。

答案: ；  

5、 根据反演规则和对偶规则可写出逻辑函数的反函数 =（   ），对偶函数 =（    ）。

答案: ；    

6、 如果A+B和A+C的逻辑值相同，且AB和AC的逻辑值相同，那么B和C的逻辑值一定相同(  )

答案: 正确

7、 由n个变量构成的两个不同最小项mi和mj，满足mi+mj=1。 (    )

答案: 错误

8、 用逻辑代数公理、定理和规则可以证明。

答案: 正确

9、 用代数法化简逻辑函数，其最简“与-或”表达式为。

答案: 错误

10、 在利用卡诺图进行逻辑函数化简的时候，包含16个小方格的卡诺圈可以消去（    ）个变量。
答案: 4

第三章 集成门电路与触发器（1） 第三章 单元测验（1）

1、 在数字集成电路中，（   ）的特点是结构简单、制造方便、集成度高、功耗低，但速度相对较慢。

答案: 单极型集成电路

2、 TTL与非门的（  ）反映了与非门的带负载能力。

答案: 扇出系数

3、 下图所示CMOS电路是一个（   ）

答案: CMOS或非门

4、 影响三极管开关速度的主要因素是（  ）

答案: 开通时间;
关闭时间

5、 有两个相同型号的TTL与非门，对它们进行测试的结果如下：（1）甲的开门电平为1.4V，关门电平为1.0V；（2）乙的开门电平为1.5V，关门电平为0.9V；当输入相同高电平时，（  ）的抗干扰能力强，在输入相同低电平时，（   ）的抗干扰能力强。（答案请用2个空格分开）
答案: 甲 甲

第三章集成门电路与触发器（2） 第三章 单元测验（2）

1、 在下列触发器中，输入没有约束条件的是（    ）。

答案: 维持阻塞D触发器

2、 已知电路如下图a所示，两个触发器的初始状态均为0，如果输入端时钟CP的波形如下图b所示，则输出端Q1的波形为图b中的（      ）                                    图a                                     图b

答案: （1）

3、 钟控RS触发器的次态方程为（   ）。

答案:

4、 如下图（a）所示为三态门组成的总线换向开关电路，其中，A、B为信号输入端，分别送两个频率不同的信号；EN为换向控制端，输入信号和控制电平波形如图（b）所示，则Y1、Y2的波形如图（b）所示。                   （b）

答案: 错误

5、 在下图（a）所示的D触发器电路中，设触发器初态为0，若输入端D的波形如图（b）所示，则输出端Q的波形如图（b）所示。                              （b）

答案: 正确

第四章 组合逻辑电路 第四章 单元测验

1、 对应逻辑电路可能产生险象的表达式是 (    )

答案:

2、 下图所示组合逻辑电路，其功能是（    ）。

答案: 8421码转余3码

3、 关于下面图示电路的功能，描述正确的是（   ）。

答案: 当输入变量ABC中3个变量的取值相同，输出为1。

4、 对于下图所示电路，如果改用异或门实现该电路功能，至少需要（ ）个2输入的异或门。

答案: 2

5、 设计一个组合逻辑电路，该电路输入为一位十进制数的2421码ABCD，当输入的数为素数时，输出F为1，否则F为0，则输出函数F的卡诺图是（     ）。

答案:

6、 请问如下图所示组合逻辑电路，下述描述错误的是（   ）。

答案: 该电路会发生“0”型险象。

7、 组合逻辑电路在任何时刻产生的稳定输出值仅仅取决于该时刻各输入值的组合，而与过去的输入值无关。

答案: 正确

8、 下图所示电路是一个组合逻辑电路。

答案: 错误

9、 组合逻辑电路的输出与输入的关系可用真值表和逻辑函数描述。

答案: 正确

10、 实现2个3位二进制数相乘的组合电路，应有（       ）个输出函数
答案: 6

第五章 同步时序逻辑电路 第五章 单元测试

1、 同步时序电路设计中，状态编码采用相邻编码法的目的是(  )。

答案: 减少电路中的逻辑门

2、 构造一个模12同步计数器，至少需要（    ）个触发器。

答案: 4

3、 已知描述某同步时序电路的状态图如下图所示，假定输入序列为x=11010010，初始状态为A，初始输出为0。如果包括初始状态，电路的状态响应序列是（   ），对应的输出响应序列是（      ）。

答案: AAABCBBCB；000001001

4、 如下图所示时序电路，该电路是一个（   ）型电路，其功能是（      ）。

答案: Mealy；模4可逆计数器

5、 对于下表所示原始状态表，化简后的最简状态表有（  ）个状态，实现电路至少需要（  ）个触发器。

答案: 3；2 

6、 判断两个状态等效，要求这两个状态在一位输入的各种取值组合下必须满足（    ）。

答案: 输出相同。

7、 一个Moore型同步可重叠的“1011”序列检测器的状态图是（     ）。

答案:

8、 用T触发器作为同步时序电路的存储元件，实现下所示二进制状态表的功能时，下列描述正确的是（   ）。

答案: 电路的激励函数

下方是付费阅读内容：本平台商品均为虚拟商品，无法用作二次销售，不支持退换货，请在购买前确认您需要购买的资料准确无误后再购买，望知悉！

完整答案需点击上方按钮支付5元购买,所有答案均为章节测试答案，购买后上方矩形框将出现已付费的隐藏内容。

9、 下面关于同步时序逻辑电路描述正确的有（  ）。

答案: 具有对过去输入进行记忆的功能。;
电路的时钟频率要求保证前一个脉冲引起的电路响应完全结束后，后一个脉冲才能到来。

10、 下面关于mealy型和moore型同步时序逻辑电路描述正确的有（   ）。

答案: mealy型电路比moore型电路简单，因为moore型电路一般比mealy型电路多一个状态。;
mealy型电路比moore型电路灵敏，因为mealy型电路的输入一旦改变，输出就可能改变，而moore型电路的输出需要时钟脉冲使触发器状态改变后才能够改变。;
moore型电路比mealy型电路稳定，因为moore型电路的输出至少保持一个时钟周期，而mealy型电路在一个时钟周期内可能多次改变。

11、 描述时序逻辑电路的常用方法有（  ）。

答案: 状态表和状态图;
时间图;
激励函数和输出函数表达式

12、 分析下图所示逻辑电路。假定电路初始状态为“000”，下列描述正确的有（   ）。

答案: 这是一个Moore型的同步时序逻辑电路。;
电路存在无效状态，具有自启动功能。

13、 在同步时序逻辑电路中，电路状态是由任意触发器组成的存储电路来保存的。

答案: 错误

14、 相同功能的Moore型时序电路比Mealy型时序电路多一个状态，因此Moore型比Mealy型的时序电路多一个触发器。

答案: 错误

15、 在设计同步时序逻辑电路时，实现相同功能，使用D触发器的电路一定比使用JK触发器的电路简单。

答案: 错误

第七章 中规模集成电路及其应用 第七章 单元测试

1、 二进制并行加法器使用先行进位的主要目的是(  )

答案: 提高运算速度 

2、 在正常工作时，3-8线译码器74138的使能端 的值为(  )

答案: 100

3、 实现模的加法计数需要（   ）片74193。

答案: 2

4、 下面图示的电路可以实现（        ）功能。

答案: 5421码模十计数器

5、 关于优先编码器74148，下面说法正确的是（   ）

答案: 按键的下标越大，其优先级越高

6、 关于四位二进制并行加法器74283，下面说法正确的是（  ）

答案: 它有9个输入端，5个输出端;
它可以实现代码转换;
它可以实现加法运算;
它可以实现减法运算

7、 关于计数器74290，下面说法正确的是

答案: 它可以实现模小于10的任意计数器;
它可以实现8421码模10计数器;
其内部包含四个触发器

8、 使用8路选择器实现4变量逻辑函数F(A,B,C,D),使用ABC作为控制变量，数据输入端D0-D7可能的值有(  )。

答案: D;
1

9、 为了实现计数功能，集成寄存器74194的控制端S0S1可以是（          ）。

答案: 01;
10

第六章 异步时序逻辑电路 第六章 单元测验

1、 在下图所示电路中，假定初始状态y2y1=00，请问在输入端x接收3个脉冲后，电路状态y2y1是（  ）。

答案: 11

2、 下图所示电路是一个（   ）。

答案: 电平异步时序逻辑电路

3、 构造一个十进制的异步加法计数器，需要（  ）个触发器。

答案: 4

4、 脉冲异步时序逻辑电路的存储电路由（   ）组成，电路输入信号为（    ）。

答案: 触发器；脉冲信号

5、 分析下面的电路，这是一个（    ）。

答案: 异步模四减1计数器

6、 在(       )中，当存储电路采用钟控触发器时，应将触发器的时钟控制端作为激励信号处理。

答案: 脉冲异步时序逻辑电路

7、 对于脉冲异步时序逻辑电路，下列说法正确的是（  ）。

答案: 不允许两个或两个以上的输入端同时出现脉冲

8、 分析下面的电路，下列说法正确的是（  ）。

答案: 均不正确

9、 对于脉冲异步时序逻辑电路，下列说法正确的是（   ）。

答案: Mealy型电路的输出信号一定是脉冲信号

10、 某脉冲异步时序逻辑电路有4个输入信号，下列输入（    ）是无效输入。

答案: 1001

11、 电平异步时序逻辑电路的分析工具是（   ）。

答案: 流程表、总态图

12、 如下图所示电路，若输入CP脉冲的频率为100KHZ，则输出Q的频率为（   ）。

答案: 50KHz

13、 分析下面的电路，其中的触发器均是下降沿触发的T触发器，下列说法正确的有（     ）。

答案: 这是一个脉冲异步时序逻辑电路;
这是一个异步模五计数器

14、 某电平异步时序逻辑电路的流程表如下表所示，电路中存在非临界竞争的位置有（  ）。

答案: 稳态(00,11)输入由00变为01;
稳态(11,11)输入由11变为01

15、 同步时序电路和异步时序电路的最主要区别是，前者没有时钟脉冲，后者有时钟脉冲。

答案: 错误

16、 某电平异步时序逻辑电路的流程表如下表所示。已知初始状态为（00，00），输入x2x1变化序列为00→01→11→10，电路最终的稳定总态（x2x1，y2y1）为（10，10）。

答案: 错误

17、 流程表是脉冲异步时序逻辑常用的分析工具。

答案: 错误

18、 脉冲信号是电平信号的一种特殊形式。

答案: 正确

19、 所谓电平信号是指信号的“0”值和“1”值的持续时间是随意的，它以（       ）的变化作为信号的变化。而脉冲信号的 “1”值仅仅维持一个固定的短暂的时刻，它以（      ）的有、无标志信号的变化。（答案请用英文逗号隔开）
答案: (以下答案任选其一都对)电位,脉冲信号;
电位,脉冲

20、 在电平异步时序逻辑电路中，若（   ）的值和（    ）的值相同，则电路处于稳定状态。（答案请用英文逗号隔开）
答案: (以下答案任选其一都对)激励状态,二次状态;
二次状态,激励状态

第七章 中规模集成电路及其应用 第七章 单元测验

1、 译码器能将n个输入变量变换成（     ）个输出函数，且输出函数与输入变量构成的(        )具有对应关系的一种多输出组合逻辑电路。

答案: ；最小项

2、 用一片3-8线译码器和少量门电路可实现（      ）输入变量的组合逻辑电路。

答案: 2

3、 对于一个16路的多路选择器，下面描述正确的是（         ）。

答案: 有16个输入端，1个输出端，4个控制端

4、 如下图所示电路，假设初始状态为0000，和端串行输入序列11011001（从左至右顺序输入），在4个时钟周期后，寄存器状态输入为（      ）。

答案: 1101

5、 下面图示电路中，当M=1时，实现的是模（       ）计数功能。

答案: 8

6、 下图所示用5G555构成的多谐振荡器，如果电容C和电阻R1的值保持不变，增大R2的电阻值，那么多谐振荡器生成的矩形波的占空比将（           ）。

答案: 减小

7、 用3线-8线译码器74138（逻辑符号如下图所示）和与非门实现函数的功能时，74138的输出端（      ）连接与非门。

答案:

8、 已知电路图如下图所示，当多路选择器的选择输入端A B=11，计数器74193（       ），如果初始状态为0000，则输出端Z的输出序列为（       ）。

答案: 工作在累加计数状态；00111111

9、  具有3个选择控制端的数据选择器能对（    ）个输入数据进行选择，对应选择输入端的任何一种取值，可选中（     ）个输入数据输出。

答案: 8；1

10、 一片74290异步计数器能实现（   ）等计数功能。

答案: 模2;
模5;
模10

11、 二进制并行加法器除实现二进制加法运算外，还可实现（       ）等功能。

答案: 十进制加法运算;
二进制乘法运算;
二进制减法运算;
代码转换

12、 用5G555可构成构成（   ）等电路。

答案: 施密特触发器;
单稳态触发器;
多谐振荡器

13、 下列能够用来实现各种组合逻辑电路功能的中规模电路有（    ）。

答案: 二进制译码器;
多路选择器;
多路分配器

14、 多路分配器的输入端D固定接0时，可以实现二进制译码器的功能，也可以实现各种组合逻辑函数功能。

答案: 错误

15、 用两片74290异步计数器级联能够构成模105的8421码计数器。

答案: 错误

第八章 可编程逻辑器件 第八章 单元测验

1、 用可编程逻辑阵列（PLA）实现4位二进制码到Gray码的转换时，所需PLA容量至少为（  ）。

答案: 4-7-4

2、 下图用PLA和D触发器组成的时序电路中，激励函数表达式错误的是（）

答案:

3、 用PROM实现逻辑函数时，应将逻辑函数表示成（      ）表达式，用PLA实现逻辑函数时，应将逻辑函数表示成（      ）表达式。

答案: 标准与或；最简与或

4、 已知阵列图如下图所示，下列描述错误的是（     ）。

答案: 输出F1表示全加器向高位的进位.

5、 下列属于常用的低密度可编程逻辑器件的有（   ）。

答案: 可编程只读存储器PROM;
可编程逻辑阵列PLA;
通用阵列逻辑GAL

6、 关于PLD连接方式的叙述正确的有（    ）。

答案: 实点“·”表示硬线连接，即固定连接;
“×”表示可编程连接;
没有“×” 和“·”的表示两线不连接

7、 关于PLA的容量问题，下述说法正确的有（     ）。

答案: 与输入变量个数有关;
与输出端个数有关;
和“与”项个数有关;
与门数有关

8、 可编程只读存储器PROM是由一个可编程的与阵列和一个不可编程的或阵列组成。

答案: 错误

9、 FPGA的设计流程中，设计综合是指通过翻译、映射、布局布线等过程来将逻辑设计进一步转译为特定物理文件格式的过程。

答案: 错误

10、 PLD“与”阵列的输入为外部输入原变量及在阵列中经过反相后的反变量。它们按所要求的规律连接到各个与门的输入端， 并在各与门的输出端产生某些输入变量的“与”项作为“或”阵列的输入，这些“与”项按一定的要求连接到相应或门的输入端，在每个或门的输出端产生输入变量的“或-与”函数表达式。

答案: 错误

不知道怎么购买？点此查看购买教程！