CPU与慢速设备之间进行数据传输，为了使传送速度匹配，有时需要在哪两个状态之间插入若干等待周期TW