由位二进制加法计数器LS和选数据选择器LS构成的序列信号发生器如图，CLK输入个时钟信号，Y依次输出ABCD不能确定