信号传输是有延时的，所以在VHDL程序中，信号赋值的实现需要经过一个小的延迟，称为δ周期