下面对时钟上升沿检测的VHDL描述中，错误的是Aifclk’eventandclk=‘’thenBiffalling_edge(clk)thenCifclk’notstableandclk=‘’thenDifclk’eventandclk’lastvalue=‘’then